為什么dsp總是在復位狀態？

回答:。

Dsp一直處于復位狀態，一般是引腳接觸不良或者復位程序導致的。

復位后需要重新加載加載FPGA、DSP等。也可以在這個操作之前，根據需要，初始化CPU，加載系統文件等操作，然后初始化一些配置芯片；軟復位不需要加載FPGA、DSP等。，但只是初始化一些配置芯片。

因為如果你自己復位的話，這個復位過程肯定是有其他程序支持的，也就是說并不是真正意義上的全面的軟件重啟。可能是程序跳回起點或者配合片內復位模塊產生相當于硬件復位的效果(比如芯片上集成了WDT)。

fpga把dsp復位需要多長時間？

大概需要八個小時，因為時間太長容易造成擁堵，時間太短系統也不順暢。

FPGA的復位管腳怎么弄，我看有些是接在時鐘輸入上，什么意思？

R

在大學學習的電路，模電，數電什么的到底有沒有用？我感覺很迷茫？

我我是你的少校。當然它如果你畢業后的工作是這個專業的，那么it如果它沒有多大用處。;不是這個專業的！

請教：時鐘和復位怎么測量？

ALT:在設計一些項目時也允許復位信號從這些管腳輸入，這樣復位信號就可以達到各個模塊的延時。

fpga下載后，reg和net未復位之前的初始值怎么確定？

led_r；你可以認為，在FPGA器件上電，加載配置文件后，key_rst的值立即改為這個值；或者在FPGA正常啟動后，在最短的建立和保持時間內將其更改為初始值。

原因大致是這樣的:

1，FPGA器件上電時寄存器reg和線性線變量的初始值默認為0，這是由器件特性決定的。

2、rst_n應該是導線類型的默認輸入信號。

3，led_r；key_rst的初始值取決于rst_n，異步重置。因此，FPGA器件上電正常工作后，rst_n保持低電平初始值，只需要一個門電路的基本最小反應時間(即器件邏輯單元的最小建立和保持時間)，即可以保證兩個寄存器變量led_r；key_rst的值從上電時的默認低電平跳到設置的初始值。相當于組合邏輯電路發生變化的時間。對于FPGA項目，你可以認為是瞬間發生的，因為這個跳轉時間已經等于或者低于邏輯單元最大工作時鐘頻率的周期時間。